Fremtiden for datamaskiner: stabling av 3D-brikker

Et * STAR and Applied Materials Advanced Packaging lab i Singapore

Om noen uker vil Intel slippe Ivy Bridge, de første masseproduserte 22 nm delene, og enda viktigere den første som bruker 3D “tri-gate” FinFET-transistorer. Disse CPUene vil være utrolig raske og bruke veldig lite strøm, men til slutt er de bare nok en siste anstrengelse for å presse litt mer liv ut av et materiale og en prosess som snart vil treffe en vegg . Datamaskiner er fremdeles overveiende entrådede; å kaste flere transistorer og flere kjerner på et problem vil bare ta deg så langt.

Heldigvis er det en annen modningsteknologi som burde gi en sårt tiltrengt levetid til silisiumindustrien: Chip stacking, eller for å gi sitt formelle navn, 3D emballasje på wafer-nivå. Chip stacking er nøyaktig hvordan det høres ut: Du tar en ferdig datamaskinbrikke (DRAM, si), og plasser den på toppen av en annen brikke (en CPU). Som et resultat er det nå to chips som tidligere var centimeter fra hverandre på et kretskort mindre enn en millimeter fra hverandre. Dette reduserer strømforbruket (overføring av data over kobberledninger er rotete virksomhet), og forbedrer også båndbredden enormt.



Applied Materials maskin i Singapore labSelvfølgelig kan du selvfølgelig ikke bare ta en DRAM-brikke og slå den på toppen av en CPU. Sjetongene må utformes med tanke på sjetongstablering, og det tar spesialiserte maskiner for å faktisk linjere matriser og feste dem. For dette formål, Applied Materials - selskapet som lager alle maskinene som brukes av Intel , TSMC, Samsung, GloFo og alle andre halvlederprodusenter - og A * STAR’s Institute of Microelectronics (IME) har kunngjort åpningen av et banebrytende 3D chip-emballasjelaboratorium i Singapore . Center of Excellence in Advanced Packaging ble bygget med en samlet investering på over 100 millioner dollar, og har et renrom på 14.000 kvadratmeter som inneholder en komplett produksjonslinje på 300 millimeter og 3D-emballeringsverktøy som er unike for A * STAR. Senteret er imidlertid ikke en kommersiell fabrikk: Det er faktisk designet som et anlegg for andre selskaper, som TSMC eller Samsung, til å komme og eksperimentere med 3D-emballasje. Når det gjelder Applied Materials, er dette selvfølgelig en utmerket måte å demonstrere og selge maskinene på.



Bump + RDL + TSV chip stacking (Transposer nedenfor)Det er tre måter å stable sjetonger på, som alle vil være tilgjengelige på det nye forskningssenteret. Den mest grunnleggende teknikken (Bump + RDL) innebærer å stable to chips sammen, og deretter koble dem begge til en flip-chip nederst i stacken; sjetongene er fysisk tett, noe som er et godt skritt fremover, men de kan ikke kommunisere direkte med hverandre. Denne teknikken brukes allerede i noen SoC-er for å plassere DRAM på toppen av CPU-en. Den andre teknikken, som også er den mest komplekse, kalles gjennom-silisium via (TSV, avbildet til høyre). Med TSV er vertikale kobberkanaler innebygd i hver dyse, slik at når de plasseres oppå hverandre, kobler TSVene chipsene sammen. Dette er teknikken som IBM og 3M vil bruke til stable hundrevis av minne dør sammen å lage super-tetthet DRAM. Så langt har TSV bare blitt brukt i CMOS-kameraer, men adopsjonen vil øke i løpet av de neste årene etter hvert som teknologien modnes.

Den tredje teknikken, som ikke stables teknisk, men som fortsatt teller som 'avansert emballasje', bruker en silisiumtransponerende (bildet over, under de stablede sjetongene). En transponer er faktisk et stykke silisium som fungerer som et 'mini-hovedkort', som kobler to eller flere chips sammen (hvis du husker brødbrett fra dine dager som en spirende elektronisk ingeniør, er det den samme typen ting, men i mye mindre skala). Fordelen med denne teknikken er at du kan høste fordelene av kortere ledninger (høyere båndbredde, lavere strømforbruk), men komponentbrikkene trenger ikke å endres i det hele tatt. Transposere forventes å bli brukt i kommende multi-GPU Nvidia- og AMD-grafikkort.



I teorien er det nesten ingen grense for hvor mange dør som kan stables på denne måten. Applied Materials, Micron og Samsung har fått ideen om en åtte-lags DIMM, men i et intervju forteller Applied Materials at flere lag burde være mulig. Den eneste reelle begrensningen er varmegenerering og spredning, noe som vil begrense antall CPUer du kan ha i en stabel, men det er ingen grunn til at en hel SoC - CPU, DRAM, NAND-blits, radioer, strømstyrings-IC og GPU - kunne ikke bygges inn i et eneste gjennom-silisium via chip. I følge Applied Materials vil dette tillate pakker som er rundt 35% mindre, bruker 50% mindre strøm og utfører betydelig raskere - ønskelige egenskaper når det gjelder smarttelefoner og nettbrett. Fremover vil TSV sannsynligvis dominere ethvert rom som gir en premie på strømeffektivitet, for eksempel mobil og server.

Fordeler med TSV chip stacking

Til slutt fungerer chip stacking åpenbart i synergi med Intels 3D FinFETs - men merkelig nok er det ingen tegn til TSV på Intels veikart, mens TSMC er over det hele. Kanskje det viktigste å huske er at nye produksjons- og emballasjeprosesser tar lang tid å rulle ut: Det har tatt Intel 10 år å stryke ut masseproduksjon av FinFET, og på samme måte har chip stacking blitt spioneringen som den neste gode tingen for nesten like lenge. Applied Materials og IMEs nye 3D-emballasjelaboratorium er definitivt et skritt i riktig retning, men forvent ikke at din neste stasjonære CPU har DRAM stablet oppå den; vi er fremdeles et par år ute i det minste.



Copyright © Alle Rettigheter Reservert | 2007es.com